Wolna encyklopedia
VHDL (ang. Very High Speed Integrated Circuits Hardware Description Language ) jest bardzo popularnym językiem opisu sprzętu używanym w komputerowym projektowaniu układów cyfrowych typu FPGA i ASIC.
Spis treści |
Historia
Język powstał w latach 80. w ramach projektu finansowanego przez Departament Obrony USA. Miał być używany do dokumentowania zachowania układów ASIC. W 1987 roku stał się standardem IEEE. Język ten ma rozbudowaną składnię, dzięki czemu jest czytelny i bardzo elastyczny.
VHDL ma składnię podobną do języka Pascal i Ada. Jest niejako potomkiem języka Algol. VHDL nie jest case sensitive, tzn. nie rozróżnia wielkości liter w kodzie.
Początkowo język używano do dokumentowania układów ASIC, ale pomysł symulowania układów opisanych językiem VHDL był na tyle kuszący, że szybko opracowano symulatory logiczne mogące czytać pliki VHDL. Zmieniła się więc funkcja języka, gdyż zaczęto używać go do tworzenia i testowania modeli układów ASIC. Obecnie można układ zdefiniowany przy pomocy VHDL nie tylko zasymulować, ale także stworzyć jego fizyczną aplikację, np. w ramach architektury FPGA. W razie potrzeby nie nastręcza trudności zmiana technologii docelowej, gdyż jest ona niezależna od samego opisu projektu w VHDL.
Standard języka był rewidowany dwukrotnie: w latach 1993 i 2002. Wersja z roku 1993 (IEEE Std 1076-1993) jest obecnie najpopularniejsza (większość narzędzi jest zgodna z tym standardem). Od roku 2006 trwają prace nad nową, znacznie usprawnioną wersją języka, zawierającą rozszerzoną składnię, większy zestaw operatorów, uporządkowane standardowe pakiety biblioteczne, dołączony interfejs proceduralny dla C/C++ (VHPI), podzbiór języka PSL, itp.
VHDL a język programowania
VHDL jest przede wszystkim językiem opisu sprzętu. Może być jednak używany jak język programowania ogólnego przeznaczenia, pod warunkiem że posiada się dostęp do symulatora, na którym można uruchomić kod.
